1、这是执行标准。

2、由于便携式电子设计中尺寸和重量的限制，要求设计者减小电子元件的尺寸和用于PCB与其他电子设备连接的面积。为了满足这些要求，采用CSP封装以减少所需的PCB面积是一种常见的设计变化。随着PCB总面积的减少，散热和高功率PCB布线的选择越来越少。此外，与等效的CSP封装相比，QFN封装的散热性能并不匹配。因此，优化PCB设计势在必行，以便热量可以从CSP传递到PCB，然后从PCB扩散到空气中。测量导热系数的参数是从结到周围环境的热阻指数-JA(JA(/W))。作为参考，当连接一个典型的QFN封装E-PAD(3x3mm2)和一个间距为0.4mm的CSP器件时，为了匹配用于传热的面积，需要连接近30个CSP引脚，以保持由E-PAD面积决定的相同散热能力。对于设计良好的PCB，当相同的硅器件在相同的电气负载条件下焊接到类似的印刷电路板上时，JA数据的范围可以从CSP封装的45/W到等效QFN封装的25/W(参考数据来自IDT P9023无线充电接收器)。与相同的QFN相比，这种差异意味着CSP将在更高的温度下工作。与同等功耗的QFN相比，采用CSP封装的IC散热性能通常只有QFN的一半。因此，对于精心设计的PCB设计而言，如果没有适当的补偿，CSP封装的热性能很可能是同等QFN的两倍。对于一个封装好的IC，其工作温度通常由对流、传导和功耗三个因素决定，以达到一定的性能。当热阻参数用于CSP IC的热分析计算时，需要注意的是，计算是基于IC和PCB之间散热过孔数量的估算，每个连接可以形成一个散热路径，将热量从IC的半导体结传导出去。这些估算假设IC安装在JEDEC标准51定义的3英寸 4.5英寸实心铜4层印刷电路板上。然而，在实际应用中，PCB设计通常占用相对较小的面积，具有切口和其他不规则的形状因素，并且具有许多元件、多个路径和电气连接，与JEDEC标准相比，这将降低PCB的热性能。设计人员面临的一个常见难题是如何通过PCB将IC上产生的热量传递到空气中，同时使散热路径上的温降最小。